Also published as:

EP1265287 (A2)

FP1265287 (A3)

US6646912 (B2)

TW556192 (B)

more >>

US2002196659 (A1)

NON-VOLATILE MEMORY

Publication number: JP2003036684 (A)

Publication date: 2003-02-07

Inventor(s): HURST TERRIL N; PERLOV CRAIG; WILSON CAROL;

TAUSSIG CARL

Applicant(s): HEWLETT PACKARD CO

Classification:

- international: G11C16/04; G11C7/00; G11C8/10; G11C17/16;

G11C16/04; G11C7/00; G11C8/00; G11C17/14; (IPC1-


7): G11C16/04

- European: G11C8/10; G11C17/16

Application number: JP20020164060 20020605 Priority number(s): US20010875356 20010605

Abstract of JP 2003036684 (A)

PROBLEM TO BE SOLVED: To provide a low-cost data storage device for storing data for a long time and for a portable appliance. SOLUTION: The data storage device (22) includes a cross-point memory array (25) formed on a dielectric substrate material (50). The cross-point memory array comprises first and second sets of transverse electrodes (502, 504), and they are separated by a storage layer (75) including at least one semiconductor layer (72). The storage layer forms a non-volatile memory element (26) at each crossing point of electrodes from the first and the second sets. Each memory element can be switched between a low impedance state and a high impedance state indicating respective binary data states by applying a write-in signal in the form of the prescribed current density through the memory element. Each memory element comprises diode junction (66) formed in the storage layer, at least while in the low impedance state.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-36684 (P2003-36684A)

(43)公開日 平成15年2月7日(2003.2.7)

(51) Int.Cl.7 G11C 16/04 麟別記号

FΙ

テーマコート*(参考) G11C 17/00 623Z 5B025

審査請求 未請求 請求項の数1 OL (全 26 頁)

(21)出願番号

特爾2002-164060(P2002-164060)

(22)出願日

平成14年6月5日(2002.6.5)

(31)優先権主張番号 09/875356

(32) 優先日

(33)優先權主張国 米国 (US)

平成13年6月5日(2001.6.5)

(71)出崩人 398038580

ヒューレット・バッカード・カンパニー HEWLETT-PACKARD COM

PANY

アメリカ合衆国カリフォルニア州パロアル ト ハノーバー・ストリート 3000

(72) 発明者 テリル・エヌ・ハースト

アメリカ合衆国アリゾナ州85737, ツーソ ン、ノース・スターゲイザー・ドライブ・

10640

(74) 代理人 100063897 弁理士 古谷 馨 (外3名)


最終百に続く

(54) 【発明の名称】 不揮発性メモリ

(57) 【要約】

【課題】ポータプル機器用の低コストのテ゚ータ長期保存用記憶装 置を提供すること。

【解決手段】誘電体基板材料(50)上に形成される交点杆 リアレイ(25)を含むデータ記憶装置(22)が開示される。交点杆 リアレイは、第1および第2の組の横断電極(502,504)を含 み、それらが少なくとも1つの半導体層(72)を含む記憶 層(75)によって分離される。記憶層は、第1および第2の 細からの電極の各交点において不揮発性メモリユレメント(26)を 形成する。各メモリエレメントは、そのメモリエレメントを介した所定の 電流素度の形をとる書込み信号を印加することにより、 それぞれ二値データ状態を表す低インピーダンス状態と高インピー ダンス状態との間で切り替えられ得る。各メモリエレメントは、少 たくとも低インピーダンス状態である限り、記憶層内に形成 されたダイヤード接合(66)を含む。



【特許請求の範囲】

【請求項 1】 誘電体系板材料 (50) 上に形成される交 成メモリアレイ (25) からなるデータ配像装蔵 (22) で あって、前窓交点メモリアレイが、少なくとも1つの半 消体層 (72) を含む記憶層 (75) によって分離される所 記憶形が、前記第1および前記第2の組からの電極の各 交点において不揮発性メモリエレメントが、前記3年リエレメントと介 し、各メモリエメントが、前記3年リエレメントを介 し、イントレスターのであることによ が能と高インヒーダンスメ が能と高インヒーダンスがとの間で切替えの確であ り、各メモリエレメントが、少なくとも前記板インビー ダンス状態である限り、前記記憶師に形成されたダイ オード接合 (66) を含む、データ記憶装蔵。 オード接合 (66) を含む、データ記憶装蔵。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明はデジタルメモリ回路 の分野に関し、とりわけ、高密度、大容量および低コス トのデータ記憶装置に適した不揮発性メモリ回路に関す

【従来の技術及び発明が解決しようとする課題】

【0002】現在、多くの民生用装置は、益々多くの量 のデジタルデータを生成し、および/または利用するよ うに構成されている。たとえば、スチール写真および/ または動画用のポータブルデジタルカメラは、画像を表 す大量のデジタルデータを生成する。各デジタル画像 は、数メガバイト (MB) までのデータ記憶装置を必要 とする場合があり、そのような記憶装置がカメラにおい て利用できなければならない。このタイプのデータ記憶 の応用形態を提供するために、記憶メモリは、約10M B~1GB(ギガバイト)の十分な記憶容量を、比較的 低コストで実現しなければならない。また、記憶メモリ は低電力消費 (たとえば、<<1W) で、比較的堅牢な 物理的特性を有し、持ち運び可能なバッテリ駆動による 環境に対処しなければならない。データ長期保存用記憶 装置の場合、データは一度だけメモリに書き込まれる必 要がある。メモリは短いアクセス時間 (好適には、1 m sec未満)と、適度な転送速度(たとえば、20Mb /s)を有することが好ましい。また、記憶メモリは、 PCMC I Aまたはコンパクトフラッシュカードのよう な業界標準インターフェースモジュールでパッケージ化 できることが好ましい。

【0003】デジタルカメラのようなボーダブル装置の 応用形態のために現時点で用いられている記憶装置の一 形態は、プラッシュメモリである。これは、上述のよう な所望の機械的堅牢性、電力消費、転送およびアクセス 速度特性と満足する。しかしながら、主な欠点は、フラ ッシュメモリは依然として比較的高価なことである (1 MB当たり1.5~2ドル)。その価格のために、保存 装置としてフラッシュメキリ配像装置を用いることは一 機能に妥当ではなく、そのため、データがフラッシュメモ リ装置から補助的なデーク長別保存肝配像装置に転送さ れる促奨がある。また、腰面なデジタルカメラめるいは 都似のデジタルを置。(MP 3 プレーヤ、PD A 号) いて大量のフラッシュメモリを備えることは、法外に価 格が高くなる。これは、たとえば、そのような応用形地 メラに軟像を記録することを利用できないようにし、デ ジタルカメラが格納することができる順常の数、あるい はMP 3 オーディオプレーヤに格納することができる歌 の数を組積するなど、他の機構の機能を低下させる可能 他を組積するなど、他の機構の機能を低下させる可能

【0004】また、磁気「ハードディスク」記憶整置は、ボータブル装置の場合であっても、データ長期保存 用配锭装置に使用され得る。PCMC1AタイプIIIフォームファクタの場合、1GBまでの起憶容量を提供する小型のハードディスクドライブを利用することができる。しかしながら、そのようなハードディスクドライブも依然として比較的高価であり(11MB当たり0.5ドル)、それは少なくとも部分的には、ディスクコーラを千回路の固定費が比較的高いことに起因する。小型ハードドライブは、フラッシュメモリと比較すると、機械的変率性が低い、電力排序が大きい(~20mS)などの他の次表を有する。ハードドライブは、回聴特き時間や1秒以上の「花板・時間をかまりになった。

【0005】 取出し可能な光記憶ディスクと関係に用いることができ、ハードディスクと比較すると1つの大きの別を提供する、取出し可能な光葉に非常に安価であり、たとえば、ミニディスク媒体の場合、1MB当たり約0・03ドルである。しかしながら、大部分の他の継続では、光ディスク環線を選集、超ペードデスクスをと戦ですると、電力消費が相対的に大きく、機械的監牢性が努り、かさばり、アクセス性能が劣るなどの問題がある。

[0006] 磁気テープは、取出し可能な必ディスクは 、さらに維体コストは低いが、回転式ディスク配徳数 置の他の欠点、特に物理的な大きさおよび電力消費に関 する欠点を共有する。さらに、磁気テープは、シリアル アクセスに関する欠点も有する。これは、20のさらな る応用形態の問題点、すなわら非常に低速のランダムア クセス性能、および映像等を格計するための均一な時間 圧縮接解に対する側限を引発とます。

[0007] 写版に関する勢定の応用形態の場合、プラスチックウェブ上にハロゲン化銀感光乳剤を強布する形の写版フィルムは、メモリの戦合形態である。後来のフィルムの欠点は、処理の必要性、有効期間の制限、および物理的な大きさである。写真フィルムへの情報記憶は、本来アナロゲであり、デジタル処理後離れよび接際と直

接的に相互作用するのに全く適していない。さらにボラ ロイド (R) の自己現像式写真フィルムの場合を除い て、格納される情報に直ちにアクセスすることができない。

【0008】本発明の実施形態は、デジタルカメラおよび他のボータブル機器用の低コストのデーク長期保存用 記憶装置に防する問題に対象する。このタイプのメモリの要件は、業界標準インターフェース(たとえば、PC MCIA、またはコンパクトフラッシュ(R))、20 00のの衝性の耐性(20006 ebok tolerance)、低電 力消費(<<1W)、短いアクセス時間(<1ms)、 適度な転送速度(20Mb/s)、および十分な容量 (10Mb~1GB)、たるによび十分な容量

【0009】 【課題を解決するための手段】本発明の原理によれば、 誘電体基板材料上に形成される交点メモリアレイを含む

誘電体基板材料上に形成される交点メモリアレイを含む
データ配像装置が提供される。交点メモリアレイに、第
1および第2の組の関所電極を含み、それらが少なくと
も1つの半導体層を含む転徳層によって分離されている。配徳館に、第1および第2の組むかの確如を存立。
において本福発性メモリエレメントを形成する。各メモリエレメントは、そのメモリエレメントを介した所定の 電流確度の形をとる確込み信号を印加することにより、 それぞれ二條データ状態を表す低インビーダンス状態と 高インビーダンス状態との間切り物を入れ得る。各メモリエレメントは、少なくとも低インビーダンス状態との原の制をとるを込みに分解することにより、

【0010】本発明の一形態では、誘電体基板はポリマ 一材料から形成される。本発明の別の形態では、誘電体 基板は、表面に誘電体材料を塗布された、ステンレス鋼 のような金属フィルムから形成される。

【0011】 | 誘電体基板は、たとえば、ポリイミド、ポ リエーテルスルフォン (PES)、ポリアクリレート (PAR)、ポリエーテルイミド (PEI)、ポリエチ レンナフタレート (PEN)、ポリエチレンテレフタレ トト (PET)、ポリエステルテレフタレート、ボリテ トラフルオロエチレン (PTFE)、ポリカーボネート およびボリ塩化ビニル (PVC) から選択される材料か ら形成され得る。

[0012] 記憶層は、無板材料の処理組度より低い程度で処理十ることができる材料から形成されることが好ましい。本祭例の一形能では、記能層のうちの少なくとも1つの半導体層は、有機半導体材料から形成される。本発明の実施形態では、有機半導体材料は、銅刀タロシアニン(CuPc)、PTBCI(ペリレンー3,4,9,10一チトラカルボキシリックービスーペンゾイミダゾール)、PTCDA(ペリレンー3,4,9,10一テトラカルボキシリックジアンハイドライド)、BTQBT[ピス(1,2,5 手ブジアゾーロ) - p - 中

【0013】本発明の他の実施形態では、記憶層のうち の少なくとも1つの半導体層は、アモルファスシリコン またはゲルマニウムのようなアモルファス無機半導体材 料から形成される。

【0014】データ記憶数限は、第 1および第2の組の メモリアレイ電標に結合されるアドレス復号回路を含 み、アドレス復号回路は、第 1および第2の旭の電框を それをれアドレス指定するための第 1 および第2の組の 入力酸を有することが好ました。第 1 および第2の組の 入力酸は、ダイオードエレメントを介して、第 1 および 第2の組のメモリアレイの電腦のそれぞれ選択された電 様に結合されることが好ました。

【0015】また、データ記憶装置は、第1および/ま たは第20組の各メモリアレイ電極へのダイオード接続 を有する少なくとも1つのデータセンス線を含むことが 好ましい。

【0016】本発明の好ましい形態では、第1および第 2の組のメモリアレイ電極は、記憶層によって分離され る別値の層において形成され、第1および第2の組の入 力線はそれぞれ、第2および第1の組の電框と同じ層内 に形成される。

【0017】好適なデーク記憶装置構造では、第13よ び第2の組の入力線は、記憶層によって分離される、第 1および第2の組のメモリアレイ電極をそれぞれ模断す るように構成される。各入力線と電極との間の選択され るダイオード接続は、その交点にある記憶層によって形 成される。

【0018】データ配徳装置の好適な実施形態では、第 1および第2の組のメモリアレイ電極に結合される電源 ストライビング回路が設けられる。電源ストライビング 回路は、各抵抗エレメントを介して結合され、かつ選択 された電源ストライブ線にグループをなしてともに結合 される電極の場節を含むことが好ましい。

【0019】本発明の特定の好適な実施形態は、上述のようなデータ記憶装置をそれぞれ有する複数のモジュール層を有するメモリモジュールを含む。

【0020】本発明の一形能では、モジュール層はとも に積層されてブロックを形成し、各モジュール層の第1 および第20個の入力線、少なくとも1つのセンス線お よび電源ストライプ線との相互接続を行うために、その ブロックの少なくとも1つの外面上に電気的接点が設力 られる。複数のモジュール層の各々からの対応する入力 線は、そのメモリモジュール内のメモリアレイを並列に アドレス指定するために、アドレス接点に並列に接続さ れる。

【0021】本発明によれば、単一パッケージ内に形成 される複数のメモリ回路を含むメモリモジュールも提供 され、各メモリ回路は、共通の非半導体基板上に製作さ れる、不揮発性交点メモリアレイおよびアドレス復号回 路を含む。

[0022] 冬メモリ回路は、少なくとも1つの半導体 が料層を含む記憶層によって分離される、供助導体体験 の第12社で第2の層から形成されることが好ましい。 好適な実施形態では、各メモリ回路のメモリアレイはメ トは、その交点における第1および第2の層からの導体 線路の部分と、それらの間にある記憶層の一能とを重れ をわせることにより形成される、そのメモリェレメント は、そのポリエレメントを介した所定の電流密度の形 をとる普込み信号を印加することにより、それぞれ二値 データ状態を表す。低インピーダンス状態と高インピーダ ンス状態との間で切り鬱えられ得る。各メモリエレメン トは、少なくとも低インピーダンス状態とある限り、記 徳層内に形成されるダイオード接合を含む。記

【0023】好遊太回路構造によれば、各メモリ回路の アドレス復毎回路は、その夜点における第1まとが至 の層からの事体線路の置なり合う部分の間の記憶層を介 して形成される遊損されたダイオード相互距線を含む。 後の241メモリモジールの時かは貯着な形態が 数のエジュール層から構成され、各モジュール層は複数 のメモリ回路のうちの脚少はとも1つを有する。モジュール層はもが成場された。とのでは、メモリ回路の財産が保護されてプロックを形成し、メモリ回路の解体路との相互接続を行うために、そのブロック 少なくとも1つ外面上に電気的接点が抜けられる。 好道失策形態では、複数のモジュール層のアドレス侵 号回路への入力はともに、外部の電気的接点に並列に結

【0025】また、本発明は、デジタルデータメモリン エテムも提供し、デジタルデータメモリンステムは、単 ーパッケージ内に形成される複数の不輝発性交点メモリ アレイを有するメモリモジュールと、データ処理装置と の相互接続のたい流命したインターフェースカードと を含む。インターフェースカードは、メモリモジュール に対して、アドレス指定、書込み、および號出しを行う ための制御回路と、メモリモジュールを収着し、そのメ モリアレイを制御回路に相正接続するように高合される メモリモジュールインターフェースとを含む。

【0026】デジタルデータメモリシステムにおいて用いるためのメモリモジュールは、たとえば前途したように構成され得る。そのメモリは、たとえば、ライトワンス不揮発性メモリの形をとる永久データ記憶装置を提供することが好ましい。

[0027]

【発明の実施の形態】本発明は、好適な実施形態の説明 を通して、および添付図面に関連して、単なる例示のた めにより詳細に以下に説明される。

【0028】本明細書では、ライトワンスメモリ回路、 記憶システム、ならびにそのような回路およびシステム を製造し、かっ実施するための方法の例示される。以下 の記載では、限明の目的は、本発明を完全に理解できる ようにするために、特定の学術用語および特を交の無 詳細が記載される。しかしながら、これらの特定の細部 が、本発明を実施するために必ずしも必要とされないこ とは出書格に関呼らかであろう。

【0029】以下の説明では、「データ」という言葉が 参照される場合、そのような「データ」は、その文脈に 応じて種々の態様で表現される場合があることは理解さ れるであろう。一例として、メモリセル内の「データ」 は、電圧レベル、磁気状態、あるいはたとえば、センシ ング回路に対する電圧または電流レベル、あるいは電圧 または電流変化のような測定可能な効果を与える、電気 抵抗のような物理的特性によって表される場合がある。 一方、バス上に存在する間、あるいは伝送中には、その ような「データ」は、電流または電圧信号の形をとる場 合がある。さらに、本明細書において、大部分の状況に おける「データ」は、実際には主に二値であり、便宜 上、「0」あるいは「1」の状態によって表されるもの として言及される場合があるが、二値状態は実際には、 相対的に異なる電圧、電流、抵抗等によって表される場 合があり、一般には、具体的な実際の現れが「0」であ るか、「1」であるかは重要ではないことは理解される

【日の30] ライトワンスメモリシステム以下に準細に 記憶される本類例の一葉底底節は、とりわけデジタルカ メラおよびボーダンルデジタルオーディ 北葉雪シス 機器のデータ配性のために伸に有用な携帯型で、 康価 で、 駆率なメモリシステムを提供するが、 当業者には、 そのメモリシステムおよび職をのコンポーネント。 びに臨税を、多くの他の機器において使用できることが 理解されるであるう。 説明される実施形態では、そのメ エリンステムは、 業界標準のボータブルインターフェー スカード (P CM C I A またはC F) に担み込まれ、そ のようなインターフェースを有する医体のおよび特束の 機能において用いることができるようになっている。

【0031】本票明の好達次実施形能にしたがって構成 されるメモリカード10が、図1にプロック図の形で赤 される。メモリカード10は、カード10とそれが結合 される装置2との間で通信を行う1/Oインターフェー スコネクタ12を行する。インターフェースコネク は、インターフェースおよび制御回路14に結合され、 その回路14は取外し可能なメモリモジュール20に接 続される。メモリモジュール20は、いくつかの検出、 書込み許可およびアドレス指定の機能を含む、フイトワ ンスデータ記憶装置のための回路を提供する。インターフェースおよび制御回路14は、カードに収奪される際の取外し可能な各メモリモジュール200ための制御、インターフェース、検出、振り訂正符号(BCC)等のための回路を含む。メモリモジュール20は、メモリカード内のソケット等に収奪されており、そのためそこから取り外し、別のメモリモジュール20と歴を換えることもできる。メモリカードに収奪される際、メモリモジュール20は、内部インターフェース16を介して、インターフェースおよび制御回路14に結合される。

【0032】ライトワンスデータ記憶は、実質的に、そ のメモリにデータを一度しか書き込むことができず、そ れ以降、データは変更されないままであることを意味す る。多くの形態のライトワンスメモリでは、内部に格納 されるデータが、最初に書き込まれた後に全く変更でき ないということが厳密には当てはまらないが、一般には データを勝手に変更することができないことは当業者に は理解されるであろう。たとえば、大部分のライトワン スメモリは、各メモリセルが第1の二値状態(たとえ ば、二値データ「0」を表す)で製造され、書込み動作 中に、選択されたメモリセルが、第2の二値状態(たと えば、二値データ「1」を表すため)に変更される。多 くの場合、第1の二値状態から第2の二値状態へのメモ リセルの変化は不可逆的であり、一旦、データ「1」が 書き込まれたなら、そのデータをデータ「0」に戻すこ とはできない。これは、データがメモリに書き込まれた 後に行われ得る、格納されたデータに対する変更を制限 しており、この場合、任意のデータが一度しか書き込ま れることができず、それ以降、たとえばデータ「0」は データ「1」にだけ変化することができ、逆に行うこと はできない.

【0033】メモリモジュール20はライトワンスメモ リを含むため、それは長期保存用データ記憶装置に適し ており、この場合データが一旦格納されれば、そのデー タが保存される。これは、一度だけ写真が記録され、現 像されたフィルムが永久に記録として保持される、写真 フィルムにやや似ている。それゆえ、一旦、メモリモジ ュール20が最大容量までデータで満たされたなら、さ らにデータを記憶するために別のモジュールが必要とさ れる。装置2内のメモリカード10を丸ごと単に交換す ることはできるが、それは、インターフェースおよび制 御回路、ならびにメモリカード構造が、メモリモジュー ルとともに保存されることを意味する。データ記憶コス トを削減するために、メモリシステムの再利用可能で比 較的高価なコンポーネントが実際の記憶メモリに永久に 結合されないことが望ましく、そのため、好適な実施形 態では、メモリモジュール20はメモリカード10から 取り出すことができる。したがって、メモリカード10 の大部分が一度限りのコストを含み、以下にさらに説明 されるように、その中に挿入するためのメモリモジュー ル20が安価に製造される。

[0034] 朝柳/インターフェース同階14は、誤り 訂正(BCC) および欠陥管理機能、ならびにメモリモ ジュール20を動作させるために必要とされる機能をさ らに含む。「AT」式ディスクコントローラ回路に似て いる。これらの機能は、以下のことを含む、すなわち、 ・書込み犯圧設定、普込みイネーブル線設定、および電 源ストライビングの制御を含むメモリモジュールへの書 いみ。

・論理アドレスを、物理的なメモリの記憶場所にアクセスするために必要とされるアドレス線パターンに変換することによるメモリのアドレス指定、

・センス線出力のデータ読出し処理、

必要とされる場合にはパラレルーシリアル変換。

【0035】また制御/インターフェース回路14は、 データファイルの論理的削除等のような、書き換え型メ モリカードのある機能をエミュレートするための機能も 提供できる。インターフェース/制御回路14のそのよ うな機能は、たとえば、カスタム集積回路で難なく実施 され得る。先に概説された必要な機能の詳細は、メモリ モジュール20自体の構造および動作に関する以下の説 明から、より完全に理解されるようになるであろう。 【0036】メモリカード10においてインターフェー ス/制御回路14とメモリモジュール20との間を結合 するために、内部インターフェース16が設けられる。 物理的には、内部インターフェース16はメモリモジュ ールを収容し、インターフェース/制御回路とメモリモ ジュールとの間の電気接続を提供する。したがって、プ ラグおよびソケット構成の適切な形態が用いられるが、 最も適した構造は、作成されるべき接続部の実際の数に 大きく依存する。メモリモジュール上の接続用接点が、 たとえば、以下に説明されるように、その外面上に形成 され、エッジ接続方式あるいはランドグリッドアレイ (LGA) 接続を可能にする。さほど難しくなく実施す るための多種類の接続方式が実現可能であることは当業 者には理解されるであろう。

[0037] ライトワンスメモリモジュール よーモ・ジュール20は、データ配像の単位当たりの低 コストを提供するように、本発明の原理を利用して、低 コストで構成され得る。大きな記憶等量を造成したが、 理コストのようないくつかの要因に対処した。好適な実 施形能のメモリモジュールのそのような特徴は、以下の 転載において応見され、

【0038】図2には、インターフェースおよび制御回路14に結合されるメモリモジュール20の概略的なプロック図が示される。所与の基本領域に対するメモリモジュールの配能容量を高めるために、モジュールの20は、積層された層22のスタック(stack)から構成さ

の一般的な構造が説明される。

れる。各層22は、データ記憶を行うメモリエレメント のアレイ25を有する。また、層はそれぞれ、各メモリ アレイを、メモリシステム内部インターフェース16を 介してインターフェースおよび制御回路14に結合する 多重化回路 (mux回路) 30も含む。各層上のmux /demux回路によって、メモリモジュールの層間の 相互接続進体の数を低減できるようになり、製造が容易 になり、ひいてはコストが削減される。アドレス線は、 その層のセンス線にメモリアレイ内のどのエレメントが 接続されるかを制御する。配線の数を最小限に抑えるた めに、アドレス線は、全ての層にわたって並列に接続さ れるが、各層は少なくとも1つのセンス線を含まなけれ ばならない。1つのアレイ内には2つ以上のセンス線を 設けることができる。たとえば、アドレス指定されたビ ットの状態に関して行および列電極から、あるいは行ま たは列に接続される複数のセンス線から、冗長な情報を 収集することができる。また、それぞれ共通のアドレス 線および独立したセンス線を有する各層上に、複数のメ モリアレイを設けることもできる。また、1つのアレイ が、いくつかの物理層にわたって連続してもよい。書込 みプロセス中、アドレス線は、共通にアドレス指定され た一連のビットに独立したデータが書き込まれるように する書込みイネーブル線として機能する。

【0039】図3および図4を縁隔すると、メモリモジ ニル陽22の物理的な構成が示される。とりわけ、図 3はメモリモジュール20の切開等角図であり、図4は メモリモジュールのいくつかの層22の組立分解図であ る。さらに図5は、コンポーネントの配置の一個を示 す、メモリモジュール層22の平面図である。

【0040】 屬22はそれぞれ、以下にさらに詳細に説 明される集積回路プロセスを用いて基板50上に形成さ れる、メモリアレイ25または複数のアレイ、あるいは アレイおよびmux回路30の一部を含む。メモリアレ イ25は、メモリエレメント26のマトリクスからな る。mux回路30は、メモリアレイ25の直交する各 エッジに隣接して配置される、列および行mux回路部 30 aおよび30 bからなる。また、製造プロセス中 に、基板上に入力/出力(I/O)リード40も形成さ れる、メモリモジュール20において、行I/Oリード (40a) は、基板の行mux回路30aから第1の隣 接するエッジ44 a まで延び、列1/0リード(40 b) は、基板の列mux回路30bから第2の隣接する エッジ44bまで延びる。各リード40は、各接触パッ ド42において末端をなし、その部分が基板50のエッ ジ44 a および44 b において露出される。

【0041】複数の階22が同じ向きに積重され(図 4)、五いに積勝される(図3)。電気接触は、積重さ れた層の接触ペッド42の露出された部分に対して導電 性接触要素55によって行われ、それが図3の部分切開 図に示される。接触要素55は、個々の層22の平面を 横切って、メモリモジュール20の側面に沿って延び る。図示のような各接触要素55は、スタック内におけ る複数の層の個々の接触パッドと電気的に接触する。接 触要素55を用いて、メモリモジュール20を、メモリ システム内部インターフェース16を介して、インター フェースおよび制御回路14に結合することができる。 【0042】メモリモジュールの好適な実施形態では、 各層22のための基板50は、プラスチック(たとえ ば、ポリイミド、ポリエステル) あるいは金属(たとえ ば、ステンレス鋼)のような薄い安価な材料から形成さ れる。基板上に集積回路(たとえば、メモリアレイおよ Umux/demux回路)が形成されるプロセス、お 上びメモリモジュールへ組み立てられる層が、以下にさ **らに詳細に説明される。しかしながら、製造プロセスお** よび材料に関する先の説明は、メモリモジュール回路、 特に、メモリアレイおよびメモリエレメント、ならびに 集積された多重化体系の1つの説明である。

【0043】ライトワンスメモリアレイ

メモリエレメント26のアレイ25は、メモリモジュー ル20内の各層上に形成される。メモリアレイは、各列 /行の交点においてメモリエレメントを有する、列線お 上び行線の規則的なマトリクスを含む。図7は、列線6 0 および行線62を有するメモリアレイ25の一部の概 略図を示す。各列線と各行線との間にはメモリエレメン ト26が結合され、それは、図7において、図面の拡大 された部分にさらに詳細に示される。メモリアレイの好 滴な実施形態では、各メモリエレメント26は、概して ダイオードエレメント66と直列に結合されるヒューズ エレメント64からなるが、特にヒューズとダイオード の機能は間じ要素によって提供され得る。ヒューズエレ メント64は、メモリエレメントの実際のデータ配債作 用を提供し、一方、ダイオード要素66は、データを書 き込み、かつ読み出すための行および列線を用いて、メ モリエレメントのアドレス指定を容易にする。

【0044】メモリアレイ25の動作は以下の通りである。製造時に、各メモリエレソト26は、壊電性のヒューズエレソント64を有する。ヒューズエレソントの 郷亜状態は、1つの二値データ状態、たとえばデー (の)を表す。メモリアレイごデータを書き込むため に、データ「1」を格納することが望まれる各メモリエ レメントは、列および行動を用いてアレス指定され、非導通状態は、他の二 値データ状態、たとえばデータ「1」を表す。ほとんど の場合、ヒューズエレメントの非導通状態は、他の二 のでニースエレメントを溶断することは、不可逆 的な動作であり、それにより、上述のように、メモリは 「ライトワンス」記憶装置となる。データ療込動作 (たとえば、選択されたメモリエレメントにデータ

「1」を書き込むこと) は、選択された行線から選択された列線に所定の電流、たとえば、その行/列線を直接

的に相互接続するメモリエレメントのヒューズを溶断するのに十分な電流を印加することにより実行され得る。 たの列法はび海旋を用いてメモリエレメントをデドレス 指定し、メモリエレメントが導通状態(データ「0」)であるかを検出 することにより、メモリアレイからデータを終入出すことができる。さらに一般的には、メモリエレメントの二 値データ状態は、「導通」抵抗と「非導通」抵抗との間 のあむ半収により範別される。

【0046】ヒューズまたはアンチヒューズエレメント のための必須特性は、その抵抗が、不可逆的に、または ある臨界電流閾値においては可逆的に、高状態と低状態 との間で変化することである。抵抗の変化は十分に大き く、すなわち数桁の大きさでなければならない。ヒュー ズの臨界電流は、デバイスの面積によっても制御可能で ある。デバイスの面積は単に、行および列電極の交差部 分の面積によって決定され得るか、あるいはリソグラフ ィによって画定され得る。ヒューズおよびダイオードエ レメントは、行電極と列電極との間に直列に堆積される 多数の薄膜から形成され得る。個々のメモリエレメント は、行電極および列電極の交差部分に生じる。ヒューズ およびダイオードの層は、全面積を覆う連続した薄膜と して堆積されるが、それらは、個々のデバイス間のクロ ストークを最小限に抑えるために、多数の手段(レーザ アプレーション、フォトリソグラフィ、ソフトリソグラ フィ)によってパターニングされ得る。

【0047】アレイの各メモリエレメント26のダイオードエレメント66は、データを書き込み、かつ読み出すために、列および行線を用いて一意にそのメモリエレメントをで下レス指定するのを助ける。行/列の交点メモリエレメントを通ら電流を行線との間にある多くのメモリエレメントを通ら電流をおがない場合、再を列線と 哲が存在することになる。しかしながら、各メモリエレメントを用いる場合、1つの列線および1つの行線を ロッド・サービス 大・トを一意にアレス指定することができる。言い換えると、1つの行線から1つの列線のの間路を形成するとにより、電流は、1つの列線から1つの列線から10つ列線から10つ列線から10つ列線から10つ列線から10つ列線がの回路を形成することにより、電流は、1つの列線から10つ列線から10つ列線が・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つの列線・10両が最から1つできる。その回路

を介して所定の「データ審込み」電波を印加することに より、メキリエレメンド内のヒュースが溶断され、デー タ「0」をデータ「1」に変化させることができる。また、回路の抵抗を検出することにより、メモリエレメントのヒューズが溶断されたか率係であるかを判定し、データ「1」またはデータ「0」を嵌み取ることができる。

【0048】したがって、ダイオード66は、統出しおよび審込み動作中にメモリアレイ内のメモリエレメント側のクロストークを除去する。ちに、ダイオードの非線形電流一電圧(Iーソ)特性が、データ検出の信号対議音化(SNR)を改善し、リモートでの誘眼りおよびアドレス指定を助ける。メモリモジュールルのデータは、センシング回路がインターフェースおよび射域回路14分別のの集費をある。また、メモリモジュール20とインターフェースおよび制薬回路14分別の必要をもある接続の数を統計するために、以下に数明の必要をもある接続の数を統計するために、以下に数明されるようなmux回路を用いて、メモリエレメントのアドレス指定に関して置換型ダイオードロジック(permuted diode logic)が用いられる。

【0049】メモリアレイは、本明細書における他の場 所でさらに詳細に説明されるその好適な構造に鑑みて、 交点アレイメモリと呼ばれる場合もある。図8は、好適 な実施形態のメモリアレイの単位セルの簡略化された平 面図である。交点アレイメモリの基本構造は、関隔をお いて配置される平行な導体の直交する組からなる2つの 層を含み、その間には半導体層が配置される。 2組の導 体は、厳密に1つの場所において、各行電極が各列電極 を横切るように重なり合う行電極および列電極を形成す る。これらの各交点において、半導体層(図8の75) を介して、行電極(図8の62)と列電極(図8の6 0) との間に1つの接続部が形成され、半導体層が、直 列のダイオードおよびヒューズのように作用する。アレ イ内のダイオードは全て、全ての行電極と全ての列電極 との間に共通の低位が印加される場合には、全てのダイ オードに同じ方向にバイアスがかかるように配置され る。ヒューズエレメントは、臨界電流がそれを流れる際 に回路を開く別個のエレメントとして実現され得る、あ るいはダイオードの働きに組み込まれ得る。 【0050】一般に本明細書では、半導体層(たとえば

会お場合もある。所領の機能を実施するのに適した材料 および精造が、他の場所で詳細に設明される。 【0051】図9は、交点ライトワンスグイオードメモ リアレイの概略図である。その図面には、8行×8列の アレイが示される。図示されるように、「すなわち、ア である1つを除く全ての列電機は雪位Vであり、Vであ

75) は単層で言及れるが、実際には、種々の材料から

なる複数の層が用いられ得る。それらの層は、種々の構 成の金属、さらには誘電体のような半準体以外の材料を

ろ1つを除く全ての行電棒が-Vである)、行電棒およ び列電板に電圧が印加される場合、1 つのダイオードの みに順方向バイアスがかけられる。図9に示される場 合、アレイの左上角のダイオード(90)のみに順方向 バイアスがかけられる。一番上側の行および最も左側の 列内のダイオードにはバイアスがかからず、アレイ内の 残りのダイオードには逆方向バイアスがかかる。これ は、そのアレイに対するアドレス指定方式を構成する。 これらの電位にある電極を有する行と列との間に電流が 流れる場合には、左上のダイオードのヒューズは無傷で ある(たとえば、データ「0」を表す)。逆に、この構 成内に電流が流れない場合には、対応するダイオード/ ヒューズは溶断されている (たとえば、データ「1」を 表す)。アレイ電極に印加される電圧の振幅を調整する ことにより、選択されたダイオードに、より多くの電流 を流すことができる。この電圧によって、ヒューズの関 値電流より大きい電流が生じる場合には、ヒューズを溶 断し、メモリエレメントの状態を変化させることができ る。これは、メモリに書込みを行うための方式を構成す る。

20。 (10052]メモリアレイ内のヒューズを溶所するため に必要とされる実際の電流(あるいは、その電流を達成う するために印加される電圧)は、製造時に予測可能であ り、かつ制御可能でなければならない、有効な要因にな るのはメモリエレメントを被れる電流密度であるため、 エレメントを容断するために印加される電圧/電流化 そのエレメントの接合面積を変更することにより調策さ れ得る。たとえば、交点電極の交点の断面積が低減され る場合には、臨界電流密度に到達してヒューズを溶析す ために印加される要求がるる電流/電圧化かくな る。この方式は、制御電圧を確実に印加して所望の 少点 ヒューズのみを溶析できるようにするために、メモリ 医の設計はたり取得がませます。

【0053】メモリアレイの多重化/逆多重化回路 メモリモジュールに対する作五匹線を簡略化するため に、メモリエレメントにアクセスするための多重化され たアドレス指定力式を用いることが望ましい。言い後さる さと、メモリアレイ内の各メモリエレメントが、後ろ を介して、外部回路から一意にアドレス指定可能である ことが望ましい。このため、多重化および逆き重化回路 変素 (30) は、メモリアレイと同じ基板上に設けられ 。好適には、mょ口降は、メモリアレイと同じ あるロジックファミリーから構成されるため、簡単な契 がゴフセスが継続され得る。実際に、以下に説明する うに、メモリアレイで使用されるため、簡単な契 なデバイスを使用して、mu×回路を構成することが可 物である。

【0054】好適な実施形態では、アドレス多重化機能は、以下に説明される、置換型ダイオードロジックと呼

ばれるロジック方式を用いて実行される。図10は、直 列のヒューズおよびダイオードによって表される1つの ライトワンスメモリエレメント102を示す。メモリエ レメント102は、行電極104と列電極106との間 に結合される。行アドレスダイオード論理回路110は 行電極104に結合され、列アドレスダイオード論理回 路120は列電極106に結合される。図示のような行 アドレス回路110は、行電極とブルアップ電圧+Vと の間に結合される抵抗エレメント112を含む。また、 行アドレス回路110は、行電極に結合されるアノード と、X、Y、Zによって表される各行アドレス入力電圧 によって制御されるカソードとを有する複数の行デコー ドダイオード114 も含te、列アドレスダイオード論理 回路120も同様に構成され、抵抗エレメント122が 列電極106とプルダウン電圧-Vとの間に結合され る。複数の列デコードダイオード124は、列電極に結 合されるカソードと、A、B、Cによって表される各列 アドレス入力電圧によって制御されるアノードとを有す

【0055】最初に、行アドレス入力電圧(X、Y、 Z) のために、+Vおよび-(V+ΔV)の論理レベル が用いられる(ΔVは導通のためのダイオード関値電 圧)、行アドレス回路110を考察する。電圧+Vが論 理「1」を表す場合、行アドレス回路110は、入力と してダイオードカソード (X、Y、Z)を有し、出力と して行電極104を有するANDゲートのように動作す ることは明らかであろう。行電極104は、3つ全ての 行アドレス入力 (X、Y、Z) が高の場合にのみ高 (+ V) になる。同様に、列アドレス回路120は、負論理 のANDゲート (たとえば、NANDゲート) のように 動作する。この場合、-Vおよび(V+ΔV)の論理レ ベルが列アドレス入力 (A、B、C) に加えられる場合 には、列雷極106の出力は、3つ全ての入力が-Vで あるときにのみーVになる。行アドレス入力(X、Y、 Z) が全て、+Vのカソード電圧をダイオード114に 印加し、列アドレス入力(A、B、C)が全て、-Vの アノード電圧をダイオード124に印加する場合には、 メモリエレメント102が選択される。図10には3つ の入力回路しか示されないが、このアドレス指定方式 は、任意の数の入力を含むように拡張され得る。

【0056】 n側のノードからなる d側の各グループから1つのものが選択されるときに、 n 側の側列がある、それゆえ、 n 個の電極を、 d 個の各グループ内の n 個のノード中からの1つに、ダイオードを介して接続することができる。各グループ内の厳密に1つのノードに高の満世レベルが加えられる場合には、1つのみの電極が遅れされるであるう。なぜなら、1つの電販に接続される全ての構成、それを選択するために高でなければならず、2つの電極が同じ接続を共有することはないためである。

【0057】図11は、上途のようにメモリエレメント をアドレス指定するために結合される行および列電概を 有する8×8のライトワンスメモリアレイ150を観略 的に示す、参照のために、メモリアレイ150の列電機 はG。一つ、と表示され、行電はは、一日、と表示さ れる。3つのアドレス指定グループが、行(X、Y、 Z)および列(A、B、C)にそれぞれ設けられる。ネ アドレス指定グループは、20和組織的なアドレス指定 ノード(たとえば、A,およびA。)を有し、各ノード は8個の対応する行/列電極のうちの4つに結合され る。ノードと行/列電極間の接続パターンは、各アドレ ス指定グループに関して異なる。図11の例では、接続 パターンは以下の通りである。

【0058】

[表2]

列電板アドレスノード接続

A ₁	Α,	В,	В,	C, ·	C,
G ₀	G,	G,	G, .	G,	G,
G,	G,	G,	G,	G ₁	G,
G,	G,	G,	G ₅	G,	G,
- G ₃	G,	. G.	G,	G,	G,

[0059]

電板アドレスノード接続

行電幅アトレスノート接続								
	Х,	X,	Υ,	Y,	Z ,	Ζ,		
	H,	H,	H,	H,	H.	н,		
	H,	H,	н,	н,	н,	н,		
	H,	H.	H ₄	H,	H,	H,		
	Н,	H,	H,	н,	Η.	H,		

【0080】列電極と列アドレス指定ノードとの間の接続はそれぞれ、152で示されるようにかられるようにおされるようにお合されるがイオードを含む、日本電極と行アドレス指定ノードとの間の接続はそれぞれ、154で示されるように結合されるダイオードを含む、これらのダイオードの大部分は、不必要に接続にしたいように図り1に計会されない。ステレス内には一般に全て接続されるアドレス機を示すが、アドレス保は、電極の一端されるアドレス機を示すが、アドレス保は、電極の一端されるアドレス機を示すが、アドレス保は、電極の一端されるアドレス機を示すが、アドレス保は、電極の一端

【0061】メモリアレイ150は、アドレス精度ノード (A, A,等) において種圧を印加することにより アドレス構定される。各アドレス構定ガループからの1つのみのノードにおいて、イネーブル電圧が印加される。これにより、アレイ150からの1つのメモリエレメントが、図10に関連して上述された態様で選択されることが可能になる。

【0082】この方式によれば、N種のメモリエレメントの交点アレイは2N¹² 傷の行および列電機を必要とする。これのの電極は、2d² N¹² 側のアドレス線によってアドレス指定され得る。ただしははネットワークの穴敷である。たとえば、10 種のメモリエレメントは、全部で20000個の行および列電機を必要とするが、2次ネットワーク(行のための100/ードと列のための100/ードからなる2グループ)の場合に404の本の熱によって、あいは4次ネットワーク(行のための10/ードからなる4グループ)の場合に80本の線によってアドレス指すされ来る。

アドレス指定されるメモリエレメントの状態を検出する ための上途のシステムは、アドレス指定されるダイオー ドメモリエレメントが、行電機と列電極との間の唯一の 電流経路であることに依存する。しかしながら、並列の アドレス指定がメモリモジュールにおいて用いられる場 合には、これは、行アドレス線と列アドレン場との間に 2つ以上の準電経路が存在する可能性を生み出し、その センシング方式を用いる際に問題を生びる。したがっ て、アドレス指定された方法およびシステムが以下に提供 するための改善された方法およびシステムが以下に提供 される。

【0065】上途のように、本明練歌に開示されるメモリーション・ロールの強な体験は、複数の層のスタッとの 層体)からなる。各層は、ライトワンスメモリアレイを 含み、組みの層のメモリアレイが決適のアドレス指定線 を共有し、外部間的に必要な接触をを性級できる にする。たとえば、メモリモジュールが、 N値のメモリ エレメントを有するアレイをそれぞれ含む外側の層から なる、すなわらい ** 個の行電地まよび** ** 4 例電極の場合には、i番目の行および; 海里の別が1の の屋でアドレイ料定される形は、それらに全くの個上 でアドレス財産される。これは2つの理由により望まし、第1に、血側の層を並列に読み出すことができることにより、所与のシリアルビット速度を譲載するために必要とされる銃出しおよび事込み速度が加分の1になる、第2に、メモリの名層のとに別層のアドレス線が必要とされる場合には、層間、およびメモリモジュールからインターフェースおよび射刺回路への接続の数を成り取りのが響けくなる。

【0066】 並列アドレス指定の問題に対する好適な解 決策は、アドレスダイオードが接続されるのと同じノー ドにおいて、各行電極および大きたは列電能とセンスダ イオードを追加することを含む。各行センスダイオード の他の端部は、共通行センス様に接続され、同様に、各 列電艇に接続されない各列センスダイオードの離路は、 共通列センス様に接続される。アドレス指定されるメモ リエレメントの状態は、行センスダイオードまたは列セ シスダイオードのいずれか一か、あるいはその両方から 検出され得る。好適なアレイ構成の対称性を考慮して、 以下の説到から、行および列電能が実際には機能的に等 係であることは理解されるであるう。

【0067】アドレス指定されるメモリビットの状態は、センス線を介して、適切に選択されたペイアスを で流れる電流によって判定される。電流がいずれかのセンス線を流れるために、2つの条件が演足されなければならない。すなわち。(1) ダイオードメモリエレメントがアドレス特定されなければならないととである。ダイオードがアドレス特定されない全ちの他の場合には、セニーズのが陰に関係なく対応する行および/または列のセンスダイオードに順方向ベイアスはかからず、電流は流れないであるう。それゆえ、1 つのセンス場が全ての行(まに対) 電保に対策を続きれ、行および列アレイ内の1つのメモリエレメントがアドレス特定される場合には、そのメモリエレメントの状態は期にいまりました。

【0068】行および列センス線を用いることにより、 筬出しプロセスの速度を低下させることなく、それゆえ 信号検出マージンを改良することなく、元光性が与えら れる。また、行または列電極のいずれかにセンス線を追 加することによって、および、学たはセンス線を追 は列電極との間の接続に並列に余分なダイオードを追加 することによっても、元民性を追加できることに留意さ れたい。

【0069】図12は、上記の技術を用いるアドレス特定 定およびセンシング回路250の概略図を示す。ライト ワンスメモリアレイからの複数のメモリエレメント26 0が示されており、上述のようにメモリアレイをアドレ ス指定するように構成される各行および列アドレス指定 回路270、280に結合される。また、回路25 は、共通行センス線274および共通列センス線284 も含む。共通行センス線274は、各行センスダイオード272全介して、メモリアレイ行電振のそれぞれに結合される。とわけ、条ダイオード272は、対応する行電極に結合されるアノードと、共通行センス線に結合されるカソードとを有する。同様に、列センスダイオード282は、共通列センス線284から、メモリアレイの各列電標に結合される。ダイオード282のカソードは各列電框に結合され、そのアノードは共通列センス線に結合され、そのアノードは共通列センス線に結合される。

【0070】図示の例では、中央のメモリエレメント (262) がアドレス指定される。これは、メモリエレ メント262が、アドレス指定回路によって選択される 行および列電極の両方に結合されるエレメントだからで ある。図に示されるように、メモリエレメント262は アドレス指定回路に対応し、その回路では、電圧が印加 されることに起因して、その行または列アドレスダイオ ードがいずれも導通しない。メモリエレメント262の ヒューズが溶断される場合には、センスダイオード27 2、282の両方を介して、行および列センス線274 および284に電流が流れるであろう。中央のメモリエ レメントが無傷である場合には、アレイ内における任意 の他のエレメントのヒューズ状態に関係なく、いずれの センス線にも電流は流れないであろう。その場合には、 アドレス指定されたメモリエレメントに対応するセンス ダイオードに電流が流れず、そのアドレス指定方式がア ドレスダイオードのうちの少なくとも1つが確実に導通 状態になるようにし、それにより、対応するセンスダイ オードに逆方向バイアスがかけられることを保証するの で、全ての他のメモリエレメントは選択されない。 【0071】アレイ内の2つ以上の行電極または列電極 がアドレス指定される場合には、各メモリエレメントの 少なくとも一端が、他のメモリエレメントから分離する センス線に接続され得るという条件で、全てのアドレス 指定される線の交点にあるメモリエレメントの状態が依 然として判定され得る。この構成は、検出マージンを低 減するという結果になる。たとえば、2つのアドレス指 定される行および1つのアドレス指定される列について 考えてみる。全てのアドレス指定されるヒューズが無傷 である場合には、センスダイオードは、電源レールのう ちの1つに並列な2つの抵抗、および他の電源レールへ の1つのみの抵抗を介して接続されるものと考えられ る。この状態を検出できるようにするために、センス線 の終端にかけられるパイアスは、電源レール電圧のうち の1つの近くに調整されるべきであり、溶断されたヒュ ーズの状態を検出する際、電流はより低く(より小さい) 信号) なる。これは、多数の交点アレイが同じアドレス 線を共有するが、自らのセンス線を有する場合、および 交点メモリのスタックの場合、あるいは多数の相互接続 されない交点アレイが1つの基板上に存在する場合のよ うに、アドレス指定される各行/列が多くても1つの他 のアドレス指定される列/行と交差する場合には問題に からかい

【0072】図13は、上述の形のアドレス指定および センシング回路を有する交点ダイオードメモリアレイの 概略的たレイアウト図である。図示のように、列電極5 02および行電極504は互いに直交し、半導体層によ って分離された個々の層上に形成される。ダイオードは 電極の交点に形成され、交点ダイオードメモリアレイ5 06が形成される。図において、無傷のダイオードエレ メントは個々の交点において「O」によって示され、溶 断されたダイオードエレメントは「X」によって示され 図示のような交点メモリアレイはデータを格納せ ず、それゆえその中の全てのダイオードが無傷である。 【0073】行および列電極は、交点アレイから外側に 延び、プルアップ/ブルダウン抵抗508(図10では 抵抗112、122に対応する)によってその端部で終 いったでは、複数の列アドレス線510および少なくとも 1つの列センス線512が、メモリアレイと終端抵抗と の間で列電極と交差する。列アドレス線および列センス 線は列電極と同じ導体層上に形成され、それらが列電極 と交差する場所において、その間にダイオード接合が形 成されるようになっている。列センス線によって形成さ れたダイオードエレメントは、図12のダイオード28 2 に対応し、列アドレス線によって形成されたダイオー ドは、図12のダイオード280に対応する。上述のア ドレス線グループ/ノード配列は、列アドレス線のエレ メントのうちの選択されたエレメントを溶断し、所望の ダイオード接続を無傷のままにしておくことにより形成 される。アドレス指定回路のこのプログラミングは、以 下に概要を述べるように、回路の製造後に仕上げられ得

【0074】行電振504は同様に、行アドレス第51 4および行センス第516と交差する。行アドレス第 5 比び行センス第よ、列電艦と同じ導体層上に形成され、 行アドレスダイオード(たとえば、図12では270) および行センスタイオード(たとえば、図12では27 2) が形成される。

【0075】製造時に、ダイオード接合は、各列下ドレス線と各列電極との間、および各行下ドレン線と各行電 様との間に形式される。しかしながら、上述のグループ / ノードアドレス指定方式を実施するために、アドレス 指定線とアレス環接との間、選択されたガイオード検 読のみが維持されなければならない。選択された技能の イオードを滞所し、選択されたダイオード接続のみを無 傷にしておくことにより仕上げられ得る。これは、たと 足に アレイ 極能に対するダイオード接続の かを無 状的に変更するように線幅を関整して、アドレス線を製 渡することにより違成される。上述のように、所与のダイオードにより違成される。上述のように、所与のダイオードエレンメトの所面積は、路界電波器度に到達

し、そのダイオードを溶断するために必要な印加される 確圧/電流を変更するように調整され得る。したがっ て、アドレス強健は、アレイ電陽を有するある交気にお いて幅を挟くし、そこにあるダイオードが小さい断面鎖 を有するように調整される。その後、その回路にプログ ラミング電圧が加まれる陽に、小さい断面積を有する

いて幅を探くし、そこにあるタイオードかからい即由機 を有するように無難される。その後、その国際にプログ ラミング選圧が即期立れる際に、小さい新面積を有する それらのダイオードのみを溶新し、所望のダイオード後 後を無償のままにしておくことができる。 [0076] 位置合わせに限速する実用との理由のた ルフトレスを扱われた。 名乗組またト契部集由の転が調

め、アドレス線ではなく、行電極または列電極の幅が調 整されることが好ましい。アドレス線が調整される場合 には、その調整は、2つの隣接するダイオードが意図せ ずに溶断しないように、行/列線のピッチにわたって実 行されなければならない。データ線の幅の調整は、緩和 された位置合わせ公差の自由を与える比較的大きな距離 にわたって行うことができる。また、マトリクスの反対 側から交互に行/列線を延ばすことにより、幅の調整を 2倍にすることが可能になり、プログラミングプロセス にマージンを追加することに役立つ。さらに、接続の特 定の構成を選択することにより、アレイの一方から延び ろ2つの連続した線がいずれも広げられないことを保証 し、これによりさらに、プログラミングのためのマージ ンを大きくすることができる。最後に、アドレスおよび センス線は、他の行および列のトレースより広くなるで あろう。なぜなら、それらが、書込み中のアドレス指定 のような動作中、およびアドレスプログラミング動作中 に失敗することなく、より多くの電流を伝送する必要が あるためである。またそれらは、位置合わせ公差を低減 するために、さらに間隔をおいて配置され得る。

[0077]上述の技術を用いて、検出中にアレイ内の 離れ電底を飛小腰に抑えることができる。たとえば、行 および列電機の端部への電源接続は、グループまたはス トライブに構成されることができ、アドレス構定された なモリエレメントが存在するアレイの領域のみが電極に 電力を供給され、残りの電域はハイインピーダンス状 に結合されている。上述の並列アドン検出方式は、メ セリアレイのアドレス構定まれない部分に関いて電源を オフすることによって影響を及ぼされない。電源ストラ イピングは、配線効率を維持するために、アドレス指定 方式の一器として使用され得く

【0078】図14は、回路コンボーネントの相対的な 配置の一般を示す、メモリモジュール層600のブロッ 今構成レイプトを示す。メモリアレイ602は中央に 配置され、その周辺部には、アドレス/センス線60 4、ブルアップ/ブルグウン抵抗606および電源スト ライピングカップリング608が配置される。これらの 回路の周辺の周りには、外部相互接続を行うための接触 パッド610が配置される。層600物単的構成は とく簡単であり、行/列電板が、アレイから、アドレインの修、 センス回路、抵抗およびメトライピング接続を介し て、相互接続検熱バッドまで延びることは上途の説明から理解されるであろう。アドレスおよびセンス線は同様に配置され、全てのダイオー同路楽業は、海体交点において自動的に形成される(あるダイオードは、上途のようにプログラミングによって後に溶新される)。メモレス指定回路、センシング回路およびストライピング回路は四面において拡大されているが、これらの回路は一般には、層の面積の約5~10%しか含まないことは理解されたい。

【0079】メモリモジュール層レイアウトの一部が図 15にさらに詳細に示される。ここでは、列電極612 および行電線613を有するメモリアレイ602の一部 が示される。列電極は、列センス線614および列アドレス線616によって交差され、アドレス/センス回路 604が形成される。606では、列電板内にプルアッ ブ/ブルダウン揺抗が形成される。列電極はストライプ に配列され、電極のグループが、別傷の電源場で608 a、608bに結合される。行電極(図示せず)も同様 に配列される。電源ストライビング接続は、電力を供給 、それにより、ある時点でよりの一部(生力ゲアレ イ)のみを選択することにより、アドレス指定方式およ び漏れ電流を低波するための機構の一部として使用され るた。

【0080】アドレス機および電源線が、メモリモジュール内の全ての層に対するペスをして形成される(共通である)ものと仮定すると、データの書込みは、各層上のビットをアドレス指定し、アクティブサブアレイ内の電源(電源ストライビングによって決定される)とにより実行され得る。しかしながら、種々のデータ状態を個々の局に書き込むことができる必要があり、これは、センス線を用いて、メモリエレメントのダイオードグとコーズが保護され得る。これは、センスダイオードが、サリアレイエレメントを解析することになる電流に耐えなければならないことを意味する。したがって、センスダイオードは、そこを通過する電流商度を低減するように防面積を拡大して製造される。

【0081】冗長なセンス機の別の可能な利用法は、 造みが行われる前に、メモリの機能を検査することであ る。欠陥のあるメモリエレイントおよび/生たは不良な アドレス指定を明らかにするために、行および列電極の 端のの電源接続の種々の状態と組み合わせて、個々の センス級からの一貫性のない測定値から情報が恐らく収 集される。この情報を用いて「一個を確保するテーブルを 生成することができ、それを用いて、メモリモジュール の欠陥のある領域への書込みを回避し、それにより処理 歩留まりに対する製品許容度を改善することができる。 【0082】メモリモジュールで構造 2010日では、アナリモジュールで機構造 再び図3、図4、図5および図6を参照して、好適な実 施形態のメモリモジュール20の物理的構造が説明され る。上述のように、メモリモジュール20の好適な形態 は複数の積重された層22を有し、各層はプラスチック (ポリマー) 基板50上に形成されたメモリアレイを有 する。ボリマー材料が基板として用いられることは不可 欠ではないが、その材料は比較的低コストで製造され、 処理されることができるので好ましい。基板50は、好 ましくはシート材料の形をとる、種々の市販のポリマー 材料から形成され得る。基板50として使用され得る例 示的なポリマー材料のリストは、以下に限定はしない が、DuPont社から市販されるKapton (R) のようなポリ イミド、ポリエーテルスルフォン (PES)、ポリアク リレート (PAR) 、General Electric社から市販され るUltem (R) フィルムのようなポリエーテルイミド (PEI)、ポリエチレンナフタレート (PEN)、ポ リエチレンテレフタレート (PET)、DuPont社から市 販されるMylar (R) のようなポリエステルテレフタレ ート、DuPont社から市販されるTeflon (R) のようなポ リテトラフルオロエチレン (PTFE) 、General Elec tric社から市販されるLexan(R)のようなポリカーボ ネート、ポリ塩化ビニル (PVC)、Orica社から市販 されるMelinex (R) のようなポリエステルフィルム、 およびプラスチック基板上に回路を形成する技術におい て用いるために知られている他のそのようなポリエステ ルフィルムおよびポリマーフィルムを含む。その基板 は、厚みが約0.01mm~0.05mmのような、フ レキシブルな「ロールツーロール」処理が可能になる薄 さであることが好ましい。

【0083】メキリアレイ25およびmu×/demu ×| 間筋要素30は、プラステック基板50上に金属−半 線件-金属(MSM)プロセスにしたがって形成され得る。MSMプロセスにより、その間に半境体材料(金属 および少または誘電体を含む場合もある)の1つ以上の 層を有する。様態性金原回路の2つのパターニングされ た層がちたらされる。金属層が交差し、半導体層の両側 に接触する場所において、金属層間にグイオード接合が 形成される。MSMグイオード集積回路の製造は、たと えば、「X-Y Addressable Electric Microswitch Array s and Sensor Martices Employing Thom」というチャル の回廊時許出版公開第W099/39393949の明細 書に記載される。その明確即の開示は、参照により明示 に大明細末に関系込まれる。

【0084】メモリモジュール回路の半導を順に使用さ 私得る多くの種々の材料があり、その中には、上述の国 蘇特許出版において開示されるものもある。半導体層の ために有機材料および無機材料が使用され得る。無機材 料は、たとまば、アモルファスシリコンおよびゲルマニ ウム材料を含み、類似の応用形態においてそのような材 料を使用することは、光電池の分野において知られてい る。しかしながら、プラステック基板上への形成にさら に適合する、低温度で処理される能力のため、無機半等 体材料が好ましい場合がある。たとえば、ボリイミド基 核材料は約300でまでの阻度での処理に耐えることが できる場合があるが、PENおよびPETのような他の 利用可能な板材料は、約130~150での最大処理 温度に制限される。したがって、所与の応用形態に対す る半導体材料の選択は、選択される基板材料に依存する 場合がある。一般に、約150で未満の個度で処理され 得る(たとえば、必要なら、堆積させてバターニングさ れる)半導体材料が、最も適した基板と適合するであろ う。

【0085】メモリモジュールにおいて半導体層として 使用され得る有機材料の例は、銅フタロシアニン(Cu Pc) と、PTBCI (ペリレン-3, 4, 9, 10-テトラカルボキシリックービス-ベンゾイミダゾール) からなる二重層を含む。СиРсとともに使用され得る 他の候補材料には、PTCDA (ペリレン-3, 4, 9,10-テトラカルボキシリックジアンハイドライ ド)、およびBTQBT[ビス(1, 2, 5-チアジア ゾーロ) -p-キノビス (1, 3-ジチオール)] があ る。また、層は、TPD(N,N'ージフェニルーN, N'-ビス (3-メチルフェニル) 1-1' ピフェニル -4, 4' -ジアミン) 、α-NPD (4, 4' -ビス [N-(1-ナフチル)-N-フェニルーアミノ] ビフ ェニル) およびTPP (5, 10, 15, 20-テトラ フェニルー21H, 23Hーポルフィン) からも形成さ れ得る。本発明の目的のために、他の基板材料も使用さ れ得ることは、当業者には明らかであろう。

【0086】図16は、メモリモジュール回豚の一部の 簡略化した等角図であり、その一般的な構造を示す。第 1の金属層から基版50上比所成される一材の電極専体 70が示される。半導体材料72、74からたる2つの 超が310金属局上に形成される。導体70を32つの 延びる導体76が、半導体欄72、74を優う第2の金 風層があり形成される。半導体材料が、第1および第2の 金属層の集体70と76とか同に挟まれる場所では、ダ イオードエレメントが形成される。図16において、図 示された半導体層は連続しているが、使用される半導体 材料が、刺吸の厚みに対して低いなルク抵抗率を着し、 そのため模力両端れ電流が、電極の交点において薄膜を 能れる意図した電流に対してかなりの大きさになる場合 には、半導体層のパターエングが必要とされる場合があ

【0087】メモリアレイにおいて半導体層によって形 成されるダイオードは、メモリエレメントのダイオード (たとえば、図7の66) およびヒューズ (64)の両 方として作用することが好ましい。この場合、半導体層 は、所定の条件下で、ダイオード接合特性が不可逆的に 高インビーゲンス状態に変化するという点で、ヒューズ の機能を実行したければならない、たとえば、メモリの 書込み動作中に、ある電流高度関値より高い、ダイオー ドを破れる電流度度を用いてダイオードを破壊し、その 考電物性を高インビーダンスに変更することができる。 このように機能することができる電板/半導体/電極の 機構構像の一例は、(200 nm(2000オングストロー ム)) Au / (80 nm (800 オングストロー ム)) Cu P ₂ (80 nm (800 オングストロー ム)) B C P / (36 0 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B C P / (360 nm (3600 オングストロー ム)) B P / (360 nm (3600 nm (3600

【0088】 代案として、モリアレイは「アンチヒューズ」エレメントと共に反反勿感様で動作するように構 成されてもよく、メモリエレメントは高インピーグンス状態で観点され、低インピーグンス状態を影響するよう に書き込まれ得る。たとえば、ドープド(たとえば、戸 一カー・1またはカーpー1) アモルファスシリニン 層積変と半導体層として用いることができ、それによ または下書き込みできるようになる場合がある。そのよ うな構造は、たとえば、P200場合に開去、 または下書き込みできるようになる場合がある。そのよ うな構造は、たとえば、P.G. Lecomber等による「The Sw itehing Mechanism in Amorphous Silicon Junctional (Journal of Non-Crystalline Solids 778amp:78

1800 / 1872 | および [Non-volatile Amorphous Senico nductor Memory Device Utilizing a Forming Voltag e] というタイトルの米国時許第4,684,972号に記載される。それらの文献の酬示は参照により特に本明細書に担る込まれる。

【0089】メモリアレイ25およびmux回路30に 加えて、各メモリモジュール層22は、mux回路から 基板50の隣接するエッジまで延びるI/O線40も含 te。I/O線は、回路25、30のために用いられるの と間じ金属層内に形成され得る導体である。 I / O線4 0は、たとえばアドレス指定ノードおよびセンス線に接 続され、I/O線に信号が加えられることを可能にして メモリアレイをアドレス指定し、データの読出しおよび /または書込みを行う。組み立てられたメモリモジュー ル20では、複数の層が互いの上側に積重される場所に おいて、個々の層のI/O線のうちの選択されたI/O 線が互いに結合され得る。たとえば、それらの層上のメ モリアレイをアドレス指定するための各I/O線は、メ モリアレイを並列にアドレス指定できるようにするため に、層の中で共通に結合されてもよい。しかしながら、 各層のセンス線は、メモリモジュールに外部から別々に アクセス可能であり、各アレイ内のデータが並列に読出 しまたは書込みできるようにする。

【0090】好適な実施形態では、メモリモジュール層

の1/〇線間の接続は、メモリモジュールブロック形成 体の側面を形成する層のエッジにおいて行われる。 は、層のエッジにおいて1/0線の端部を譜出し、それ と接触する相互接続導体を適用することにより遠成され る。このプロセスは、メモリモジュールへの層の組み立 される。

【0091】 層製作プロセス

メモリモジュールの各所は、低コスト製品の実現を促進 するように、短時間で、安価なプロセスを用いて構成さ れることが事和である。可操性のポリマーまたは金属 (誘電体薄膜を含む) 材料の薄いウェブ基板を用いるこ とにより、たとえば、比較的受価なロールツーロール製 倍プロセスが利用で含るようたなる。

【0092】以下に説明されるエンボスおよびリフトオ フと呼ばれるウェブ処理技術は、本来、ポラロイド (R) において固有のハロゲン化銀ベースの写真フィル ムを製造するために開発された。その技術が、交点メモ リアレイおよびアドレス/センス線のための行および列 電極を製造することに適用されることが有利である。な ぜたら、それが、低コストのロールツーロールプロセス においてプラスチックウェブ上にサブミクロンサイズの 機構を製造するための能力を有するからである。微細工 ンポス加工プロセスの一例は、「Directed Energy Assi sted in Vacuo Micro Embossing」というタイトルの米 国特許第6、007、888号に記載されており、その 開示は参照により本明細書に組み込まれる。代案とし て、従来のリソグラフィブロセスを用いてもよいが、そ のようなプロセスの現時点で最も小さい機構サイズ能力 は製造環境において約25 umに制限される。

【0093】エンボス/リフトネフプロセスは、以下に 参照される図17~図23において設時海に示される。 そのプロマスは、10μπ上向限度に小さを乗みを有す るプラスチックウェブ700(図17)から開始する。 そのプロセスの最初のステップは、ミクロンサイズの機 構めパターン電気似エンボン加工することがある。 ののでは、大きないでは、 (の従来の表介能別ソグライブロセスのた 似の従来の表介能別ソグライブロセスと動して、そ の変面上に機構を画定されたロールによって実行され る。図17は、エンボス加工された後のプラスチック基 は700の一般を示しており、エンボス加工されたパターンは、たとえば、メモリアレイおよびアドレス/セン マン細門後の10回域を施じが出てる。

【0094】ウェブ700は、蒸着、スパックリング、 気相成長等を用いて導体(たとえば、金斛)材料704 でコーティングされる。そのコーティングは、1つの薄 咳、またはスタックを形成するいくつかの薄膜からなる ことができる。堆積された全体的な薄膜の呼みは、エン ボス加工された機構(702)の探さより薄小、図18 は、その表面を覆う導体コーティング704を、エンボ ス加工された機構702件に増積した後のウェブ700 を示す。地積プロセスの性軽により、プラスチックが不 サーにコーティングされ、エンボス加工された機構の機 燃が、ウェブの表面に平行な表面より薄いコーティング を有する。これは、その後に行われるリフトオフステッ プロために重要である。

【0095】リフトオフステップでは、感圧性粘着剤 (図示せず) をコーティングされた第2のプラスチック フィルム706が、第1のウェブ700のコーティング された表面と接触する。第2のフィルムは、コーティン グがエンボス加工された機構702内に入り込んだ場所 を除く、全ての場所においてコーティング704に接着 する。その後、第2のフィルムは、図19に示されるよ うに剥離され、エンボス加工された領域内に入り込んだ 部分708を除いて、第1の基板からコーティング70 4を除去する。このプロセスは2つの要因に依存する。 第1の要因は、感圧性粘着剤が、コーティング704が 堆積されたフィルム700の表面との接着より強い接着 を、コーティング704に対して生じさせることであ る。第2の要因は、導体材料コーティングが、エンボス 加工された機構の側壁上では十分に薄く、それにより、 エンボス加工された凹部702からコーティング部分7 08を引っ張り出すのではなく、これらの領域が割れる という要件である。

【0096】この時点で、プラスチック基板に付着され た2つの利用可能なパターニング済み導電性薄膜が存在 する。図20は、エンボス加工された基板700上にリ フトオフ後に残されるパターニングされたコーティング 708を示す。エンボス加工された機構からのパターニ ングされた導体708を、プラスチック基板から突出さ せることが望ましい場合には、さらなるリフトオフを用 いることができる。この任意選択のリフトオフの第1の ステップは、エンボス加工された基板700の表面に、 プラスチック材料の等角コーティング710を適用する ことである。このステップの結果が図21に示される。 このステップでは、二次的なプラスチック材料710が パターニングされた機構に流れ込み、残っているパター ニングされた導体708の露出した表面に付着する。図 22に示されるように、プラスチック層710が、エン ポス加工された基板700から剥削されるとき、その層 710が、それとともにパターニングされた導体708 を引っ張る。図23は、その表面から突出しているパタ ーニングされた導体708を有する(反転した)二次的 なプラスチック基板710を示す。

【0097】上述のエンポス/リフトオフプロセスを用いて、各メモリモジュール層のために2つの別園の導体 層を形成することができる。その後、メモリモジュール 層 (22)は、2つの導体層間に半導体層を挟むことに より完成され得る。たとえば、先に説明したように、ダ イオード接合およびヒューズ機能を提供するための材料 からなる適切な層が、1つの基板上の専体パターンにわ たって配置され、次いで半線は層の露出した表面と物理 的に接触する他の基板上の専体パターンにわたって配置 され得る。そのようなプロセスが、図24、図25およ び図26に既発的に示される。

【0098】図24では、エンボス/リフトオフプロセスを用いて別々に作成され得る2つの創層(sub-laye 1802は北78804が示される。副層802は、メモリ回路のための導体層のうちの1つを形成することになる。基板806上に形成された第1の導体形列808 を含む。たとえば、薄体配列608は、接地ペッドおよびそれに関連するカップリングとともに、列電極、行アドレス線および行センス線を含むことができる。副超804は、基仮810上に形成された第2の郷在別812を含む。第2の導体配列は、行電極、列アドレス線、初といス線、ならびに接点および投続部を含むことができる。

【0099】第1の副暦802の基板806上の第1の 導体配列にわたって堆積される、ダイオード接合および ヒューズ機能を形成するための半導体層(814)が図 25に示される。これは、第1の導体配列と半導体層の 片側との間の電気的接点を形成する。その後、第2の副 ■804が、第2の導体パターンが半導体層の他の側と 接触するように、堆積された半導体層の上側に反転して 配置される。第1および第2の副層の電極導体は、互い に横切って (たとえば、直交して) 配置され、上述のよ うな交点接合を形成する。回路構造は全て、交点ダイオ ードと、その間にある配線とから形成されるため、第1 の副層と第2の副層との間の厳密な位置合わせ公差は必 要ではない。これにより、図26の820に示される完 成したメモリモジュール層が形成される。その後、複数 のそのような層が、以下に説明されるようにメモリモジ ュールに組み立てられ得る。

【0100】半導体層材料の実際の選択に応じて、側層 は、接着剤の形態として機能する半導体材料を用いて、 互いに結合され得る。接触する副陽と非常生効に結合 することができる小さな分子量の半導体材料が示されて きた。代楽として、プラスチック基板材料が用いられる 場合、プラスチック副層材料は、加熱によって互いに結 合されてもよい。

[0101]以下に続くメキリモジュール組み立ての説 別から、より完全に理解されるように、接触ペッド(た とえば、図5の42)は、メモリモジュール内の層間の 配線をより容易に位置らわせできるようにするために、 様方向に比較的広くされることが望ましい、しかしなが ら、上述のエンボス/リフトオフ手順では、エンボス加 工された領域において導体層 (708) にリフトオフテ メルム (708) を付着することなく作成よみ得る、エ ンポス加工される領域の標には制限がある。したがって、そのような問題点を回避するために、接触パッドは 一連の交差した導体(1つの導体層上にある)から形成されることが好ましい。

【0102】メモリモジュール製作プロセス

メモリモジュール 2 0 の構成は、メモリの多数の層を、相互接続される3次元記憶モジュールに預慮することを含む、メモリを製作するために用いられるプロセスに応じて、その積重は、共通の基板に多数のクロスバー層を堆積することにより実現される充成した層(上述の層のような)を積層することにより実行され得る。Thomson-CSFに譲渡された米国時時第5、640,760号、後者の成方法を取り扱う、積重まして加減技術は「Irvine Sensors Corporation (Costa Mesa、California)からも提供されてより、そのプロセスの膨構は、たと式に、米田幹等第5、424,920号、第5,701,233号および記憶技術は、3D Plus (Buc、Franco)からも整備される。

【0103】図27は、上述のような複数の層22か 6、本発明の一実施形態にしたがってメモリモジュール 20を構成するためのプロセス400の一般的なステッ ブを示す。プロセス400は、プラスチック基板406 上に形成されるメモリアレイおよびアドレス構定回路4 04を含む、軽造された無視回路欄402から開始する。また、層402は、四路404の入力および出力/ ドから、それぞれ直鏡的に配置された整地パッド41 0まで延びる相互検説リード408も青する。層402 はさらに、基板406を資通して形成される位置合サンエールへの組み立て工程に渡される前に、その上の回路が十分に機能することを確実にするために検査されることが がまりか。

【0104】プロセス400の次の段階では、複数の層 402が、位置合わせアバーチャ412を過ごて延びる 位置合わせロッド42を利けて、互いた値を合わせさ れて互いの上面に積重され、層420のスタックが形成 される。スタック420は、全でが同じ向きに配列され た複数の同一の層402からなることができる。たとえ ば、約50枚まの層を用いてスタック420を形成で きる。そのスタックの層は、エポキン機能材料等を用い で互いに積層され、それらの位置合わせされた別で層 が顕着され、シールされたプロック430が形成され

【0105] 高精度の編または他の適切な切断器具を用いて、関に432で示される無に沿って増耐および側面がプロック430から切断される。図のスタック430が切断される。区のスタック430が切断される面は、接触ペッド410の線を通って延び、それにれる面は、接触ペッド410の線を通って延び、それに

より、切断されたプロックの側面において、根関された スクック内の各層から接触パッド410 の場部面が露出 する。切断予用後のプロックが440で示されており、 各層からの接触パッド410の露出した婚部が示され 。 簡略化された図面内の機構は相対的な縮尺通りに示 されているわけではなく、露出した接触パッド部分のよ うないくつかの機構は、説明の目的上、誇張されている ことは理解されるであろう。

【0106】切断されたブロック440は、ニッケル/ アルミニウム合金のような導電性金属被覆でめっきさ れ、めっきされたブロック450が形成される。金属被 遷は、めっき前に切断されたブロック440の側面にお いて載出された接触パッド410の端部と電気接続す る。最後に、たとえば、レーザ溝削りプロセスを用い て、めっきされたブロック450から金属被覆の部分が 除去される。金属めっきの残りの部分462は、そのブ ロック内の個々の屋の接触パッド間の所望の相互接続を 提供する。金属めっきは、たとえば、メモリモジュール 屋のアドレス指定入力間の共通接続と、I/Oセンス線 等への別個の接続とを提供するために、任意の所望の態 様でパターニングされ得る。完成したメモリモジュール 20が460で示されており、残りの金属めっき部分4 62の外面が、図1のインターフェースおよび制御回路 14のような外部回路とのインターフェースのための電 気的接点を提供する。

【0107】いくつかの応用形態において、好適な実施 形態のメモリシステムによって、約20Mb/sの転送 速度が可能になるが、個々のピットの読出しは、リモー ト検出およびアレイのキャパシタンスに起因して、比較 的遅く (~10μs) なる場合がある。メモリモジュー ルは多数の交点メモリ層からなるため、データワードは 各層からのビットから構築されることができ、その際、 各ピットは、同じ並列アドレス線によってアドレス指定 されている。別の代案は、個々の交点メモリ層を細分 1.. 層当たり2ビット以上のビットを読み出すことであ る。システム要件が、転送速度の目標を満足するため に、大量のビットが並列に、かつ同時に読み出されるこ とを要求する場合、メモリモジュールとホストカードと の間に必要とされる配線の数があまりに多すぎて、信頼 性のあるインターフェースを実現できない場合がある。 その場合、メモリモジュールは、いくつかの検出および シリアルーパラレルーシリアルデータ変換を実行するた めの回路を用いて構成されてもよい。そのプロセスにお いてTFT技術が用いられる場合には、これは、適切な 回路を構成することにより、簡単に達成され得る。そう でなければ、メモリモジュールに集積回路を含めること ができるが、製造コストが嵩むため、そのようなアプロ ーチは望ましくないかもしれない。

【0108】全般的な考察 本明細書で説明されるメモリシステムは、デジタルカメ ラ (スチール写風および、生たは映像) 、デジタル音楽 ブレーヤ/レコーダ (たとえばMP3フレーヤ)、 ソナルデジタルアシスタント (PDA) 、移動電話等の ような、データ配性装置と必要とするボータブル機器に 特に譲するように転作される、いくっかめ物弦をする。 おほどの十分な容量のデータ記憶装置を提供することが でき、比較的低コストで接近され得る。データをメモリ に着き込むことができ、その後、永久的に格納される。 たがって、大雅曼の記憶装度 化ととば、100 MB ~1 GBより大きい)が、ボータブル機器において用いる永久的な保存データ記憶装置用に低コスト (たとえ 成 あちドル米ボー

【0109】データ記憶装置は、安価な材料および処理 技術を用いることにより低コストで製造されるメモリモ ジュールによって提供される。メモリモジュールは、交 点メモリアレイをそれぞれ有する複数の層から形成され る。多くの層は積重されて単一のメモリモジュールを形 成し (たとえば、60層程度までの層がコンパクトフラ ッシュ (R) カード内に適合できる)、メモリモジュー ルが、1つの層上で実現可能なデータ記憶の何倍もの記 偷容量を有することが可能になる。各層は、ポリマー、 または誘電体のコーティングされた金属のような安価な フレキシブル基板上に形成される。これは、従来の単結 晶シリコン基板より非常に安価であり、比較的短時間 で、安価な製造プロセスを用いることを可能にする。各 層上に形成された回路は、交点メモリアレイおよび関連 するアドレス指定回路を含み、構造的に簡単になるよう に設計され、単純な製造プロセスを可能にする。とりわ け、メモリアレイおよびアドレス指定回路は、メモリア レイおよびアドレス指定回路の両方が同じ簡単なプロセ スを用いて製造できることを可能にする、置換型ダイオ ードロジック方式にしたがって設計される。

【0110】各メモリモジュール層は、それぞれの層に配置される2組の電極導体を有し、それらの電極導体的間に半導体係を有する、電極は、直交するマトリクスで配置され、交差する電極の合対の交点において、半導体が材料内にメモリエレメントが形成される。半導体層は、ブラスチック基板と適合するように低距処理を可能にし、半導体層は、アルファスシリコン材料とすることができ、または1つ以上の有機半導体材料から成立される。半導体層によって分離される電極層が交差する場所では、整弦接合が、2つの電極導体門に形成される。全難減接合は、ヒューズエレメントと直列なタイオードと見なすことができ、そのような接合は、メモリアレイと、破機型グイオードロジックアドレス指定回路との根等をなす。

【0111】メモリモジュール層は、簡単で、安価な処理を用いて製作される。可撓性のプラステック基板または金属基板を利用して、層上に回路を製造する際に、ロ

ールツーロール地理が可能になる。アドレス指定回路内 のダイオードロジックによって、1 つの基板上にメモリ アレイとアドレス指定回路とを製造する餅に、同じプロ セスを使用することが可能になる。その回路への外部後 該を行うために、接触パッドおよび解体もその基板上に 形成される。複数の層が五いの上側に積重され、五いに 積層される。在9数、火ェリモジュールは、メェリモジ コール層のエッジにおいて接触パッドとの電気的に接触 する外部控触線能を形成し、パターニングすることによ りを助けている。 いに結合し、外部回路への修能を提供する。

【0112】メモリモジュールの各層上に収寄されるアドレス指定回路によって、各層のメモリエレントに対して脱出しまたは書込みを行うために必要とされる、外部からアクセス可能なアドレス指定線の数を低減するのが容易になる。これにより、メモリモジュールのための外部回路への配線を取り扱いやサい数にすることができる。メモリアレイの一部にのみ電源が供給される。これは、メモリアレイの「ドレス対策方式の一部を構成することができ、データ脱出し中のアレイ内の離れ電流も低減する。と

【0 113】インターフェースおよび制御回路は、メモリモジェールから分離し、たとえば、従来の集積回路の
形で構成される。インターフェースおよび制御回路は、
メモリモジェールに加えられるべきアドレス指定間号を
生成するためのアドレス指定回路と、格納されたデータ
を読み出すためのセンシング回路とを含む。その検出方
は、電荷ではなく電流レベルに基づいており、それにより、センシング回路が、メモリモジェールからりモートでより容易にデータを読み出せることが可能になる。
らに、そのデータを聴象出は、メモリエレメントのヒューズが溶断される場合の大きな抵抗の変化に基づいて
おり、それにより比較的大きなセンシング信号が供給される。

【0114】メモリモジュール内のデータ配像装置は、インターフェースおよび制御回路から分離しているので、メモリモジュールは、それが記憶容量に達したときに交換されることができ、同じインターフェースおよび制御回路で別のメモリモジュールを用いることができる。これは、カリタくのデーク記憶が必要とされる際に、メモリシステムの最も再利用可能なコンポーネントを交換する必要がないことを意味する。またインターフェースおよび制御回路は、メモリリモジュールを参収プロセスによって制限されないので比較的複雑にすることができる。それはメモリシステムの一度だけのコストを意味するため比較妨害値にすることができる。それはメインターフェースおよび制御回路に特できる。それは、インターフェースおよび制御回路に特巧な誤り検出および訂正能力を設けることにより利用されることができ、でしたシンシステムはソーステムは、センターフェースおよび制御回路に特巧な誤り検出および訂正能力を設けることにより利用されることができ、これにリンメテレンテンムはリートでの検出して、センシン

グ)にもかかわらず、誤りへの耐性を有することができるようになり、また不完全に製造されたメモリモジュールに対処し、それにより不完全な製造プロセスの生産物からの使用可能なメモリモジュールの数を増やすことができる。

【0115】フラッシュメモリと比較すると、好適な実 施形態のメモリシステムは、低コスト、より大きな体積 密度、および性能に関する利点を有する。そのようなメ モリシステムは、従来の写真へとするフィルムに相当す るものをデジタル写真に対して提示する。その材料およ び製造コストは、メモリモジュールが消耗品として受け 入れられるほど十分に安い。不可逆的な書込みプロセス は、従来の写真の場合のネガのように、写真の永久保存 を提供する。これはフラッシュメモリの場合にはそうで はなく、ユーザが補助的な保存媒体を選択し、データを その媒体に転送する必要がある。好適な実施形態のメモ リシステムによって提供されることができる大容量の記 憶密度によって、十分なメモリがコンパクトなフォーム ファクタに収められることが可能になり、それにより、 デジタル写真の場合に、映像のような新しい利用形式が 可能になる。前述のような他の記憶形態(ハードディス ク、取出し可能光ディスク、またはテープ)と比較する と、本発明のメモリシステムとフラッシュメモリとは、 機械的な堅牢性、低電力消費、コンパクト性、および高 速アクセスに関して同じ利点を共有する。

【0116】本発明の好適な実施形態に関する上述の詳 細な説明は、単なる例示のために提供されており、説明 された回路、構造、構成およびプロセスに対する多くの 変形形態が、本発明の範囲から逸脱することなく可能で ある。たとえば、好適な実施形態のメモリシステムは、 PCMCIA、スマートメディア (R)、SD、MMC またはコンパクトフラッシュ(R)のような業界標準イ ンターフェースカード、あるいはカスタムインターフェ ースカードにおいて用いるための取出し可能なメモリモ ジュールといった意味合いで主に説明される。しかしな がら、多くの他の応用形態が可能であることは容易に理 解されるであろう。本発明のメモリ構造は、たとえば、 パーソナルデジタルアシスタント (PDA) 等のワンタ イムプログラマブル(OTP)メモリを提供する機器に おいて具現化され得る。したがって、取出し可能なメモ リモジュールのコストを削減するために、メモリは制御 回路から分離するように説明されるが、他の応用形態に おいて、一体化された構造を用いてもよい。たとえば、 制御回路は、組み込み型、または取り外し可能型のいず れかのメモリを有する機器において具現化され得る。代 案として、制御回路は、メモリモジュールパッケージ に、たとえば、モジュール内の付加的な層として組み込 まれ得る。これは、非常に大きな(および比較的高価 た) メモリモジュールが構成され、制御回路コストが全 モジュールコスト、または設定予定の販売価格のうちの 小さな割合しか占めない場合に適しているかもしれない。

【0117】またメモリモジュールの構造も、本発明の 原理を保持したがら、多くの実現可能な要形態を有す る。説明された実施形態では、各層上に1つのメモリア レイが製作され、複数の層が位置もわせされて、互いの 上に積重される。代象では、各層が2つ以上のクモリア レイを含むことができ、複数の層が、折りたたまれたス クックのような、異なる修練で積重されることもでき 。また、実施形態によっては、1つの基板上に多数の

タックのような、異なる態株で積重されることもできる。また、実施形態によっては、1 つの基板による数の 回路層を集き上げて製造することが有利な場合もある。 [0118] 本発明の原理は、特許請求の範囲によって 規定されるような本発明の範囲から逸脱することなく、本明細書に配載される回路、構造、配置およびプロセス に対する多くの他の変形形態で適用され得ることは当業者には延期をれるであろう。

【0119】以下においては、本発明の種々の構成要件 の組み合わせからなる例示的な実施形態を示す。

- ンルのからしないが、のいかのいないのであった。 ・ 新電体系板材料 (60) 上に形成される交点メモリア レイ (28) からなるデータ配爆装置 (22) であって、前 窓交点メモリアレイが、少なくとも1つの中華の様 第2の加の樹的電極 (60%、504) を含み、前記記憶層 な、前記第1および前に第2の起からの電像のを交点に おいて不解差性メモリエレメント (26) を形成し、各メ モリエレメントが、前記メモリエレメントを介して所定 の電流密度の形の帯込み信号を加えることにより、それ それに値データ状態を要す、低インピーダンス状態との間で回覧え可能であり、各メモ リエレメントが、少なくとも前記帳インピーダンス状態 リエレメントが、少なくとも前記帳インピーダンス状態 である限り、前記記憶層内に形成されたダイオード接合 (66) を含む、データ記憶整定
- 2. 前記誘電体基板がポリマー材料 (501) である、上 記1に記載のデータ記憶装置。
- 3. 前記記憶層が、前記ポリマー基板材料の処理温度 より低い温度で処理することができる材料から形成され る、上記2に記載のデータ記憶装置。
- 4. 前記勝電化基板が、ポリイミド、ポリエーテルスル フォン (PES)、ポリアクリレート (PAR)、ポリ エーテルイミド (PEI)、ポリエチレンナフタレート (PEN)、ポリエチレンテレフタレート (PET)、 ポリエステルテレフタレート、ポリテトラフルオロエチ レン (PTFE)、ポリカーデスポートおよびポリ塩化ビ ニル (PVC) から選択される材料である、上配2に記 載のデータ形成装置。
- 5. 前記基板が、その上に誘電体材料のコーティングを 有する金属フィルムからなる、上記1に記載のデータ記 憶装置。
- 6. 前記記憶層の少なくとも1つの半導体層が、有機半 導体材料から形成される、上記1に配載のデータ記憶装

黨。

- 7. 前記4億半導体材料が、親7タロンアニン (Cu P c)、PTBCI (VI Vンー3, 4, 9, 10 ーテトラカルボキシリックービスーペンブイミグゲーか)、PTCDA (ベリレンー3, 4, 9, 10 ーテトラカルボキシリッグアンハイドライド)、BTQBT [ビス (1, 2, 5ーチアジアゾール) ー p ーキノビス (1, 3ージチオール)]、TPD (N, N' ージフェニル)ー1、ビフェニル・4, 4'ージアミン)、αーNPD (4, 4'ーとス [N ー (1 ーナフチル) ト Nーフェニルーアミノ] ビフェニル 14, 20 ーテトラフェニルーアミノ] ビフェニル およびTPP (5, 10, 15, 20 ーテトラフェニルー 21 H, 23 Hーボルフィン)から選択される、上部6に記載のデータ形態装置。
- 8. 前記記憶層の前記少なくとも1つの半導体層が、ア モルファス無機半導体材料から形成される、上記1に記 他のデータ記憶装置。
- 9. 前記第1 および第2 の組のメモリアレイ環経に結合 されるアドレス億号回路(30) をさらに含み、前記アドレン 火火援号回路が、前記第1 および第2 の起の電極をそれ ぞれアドレス指定するための第1 および第2 の超の入力 線(510,514) を有する、上記1 に記載のデータ記憶装 置。
- 10. 前記第1および第2の組の入力線が、ダイオード エレメント (162、154) を介して、前配第1および第2 の組のメモリアレイ電極のうちのそれぞれ選択された電 様に結合される、上記9に配載のデーケ配復装置。
- 11. 前配第1および/または前配第2の組のメモリアレイ総擬をれぞれへのダイオード接続(272)を有する少なくとも1つのデータセンス線(274)をさらに含ま、上訳1のに配数のデータ配像装置。
- 12. 前配第1および第2の超のメモリアレイ電極が、 前配配能帰によって分離される別個の層内に形成され、 前配第1および前配第2の超の入力線が、それぞれ前配 第2および前配第1の超の電極と同じ層内に形成され る、上記10に記載のデータを憶装置。
- 13. 前配第1および第2の組の入力線が、前配配饱属 によって分離される。前配第1および第2の組のメモリ アレイ電極をそれぞれ模切るように配度され、それぞれ の入力線と電極との間の選択されたダイオード接続が、 その交派にある前距配憶層によって形成される。上記1 2に記載のデーを配検整
- 14. 前記第1および第2の組のメモリアレイ電極に結合された電源ストライピング回路(608)をさらに含また。ト記9に記憶のデータ記憶装置。
- 15. 前記電源ストライピング回路が、各抵抗エレメント (606) を介して結合され、かつ選択的な電源ストライプ線 (608a、608b) にグループをなしてともに結合される電極の媚部を含む、上記14に記載のデータ記憶装置。

- 16. 前記第1および/または南記第2の組のメモリア レイ電艇それぞれへのダイオード接続 (274) を有する 少なくとも1つのデータセンス線 (272) をさらに含 む、上記15に記載のデータ記憶装置。
- 17. メモリモジュール (20) であって、上記1に記載 されるようなデータ記憶装置をそれぞれ有する複数のモ ジュール層 (22) からなる、メモリモジュール。
- 18. メモリモジュール (20) であって、上記11に記 載されるようなデータ記憶装置をそれぞれ有する複数の モジュール層 (22) からなる、メモリモジュール。
- 19. メモリモジュール (20) であって、上記16に配 載されるようなデータ記憶装置をそれぞれ有する複数の モジュール層 (22) からなる、メモリモジュール。
- 20. 前記モジュール層が、ともに積層されてブロック (460) を形成し、各モジュール層の前記第1および第 2の組の入力線、前記少なくとも1つのセンス線および 前記電源ストライン線との相互接続を行うかれた。前記
- ブロックの少なくとも1つの外面上に電気的接点 (46 2) が設けられる、上記19に記載のメモリモジュール。
- 21. 前記被数のモジュール層のそれぞれからの対応す る入力線が、前記メモリモジュール内の前記メモリエン イを並列にアドレス指定するために、アドレス接点に並 列に接続される、上記20に記載のメモリモジュール。 22. 単一パッケージ (460) 川北原食された複数のメ モリ回路(22) を備えるメモリモジュール (20) であっ で、各メモリ回路が、共通の非半導体基板 (50) 上に戦 作された不爆発性交点メモリアレイ (28) およびアドレ 作された不爆発性交点メモリアンイ (28) などびアドレ
- 23. 前配各メモリ回路が、少なくとも1つの半導体材料層(72、74)を含む記憶層(75)によって分離される、第1および第2の層(70、76)の機断導体線路から形成される、上記22に記載のメモリモジュール。

ス復号回路(30)からなるメモリモジュール。

- 24. 前記条メモリ回路のメモリアレイが、メモリエレ メント (26) のマトリクス (25) からなり、各メモリエ レメントが、その交点における前記第13私よび前記第2 の屬からの導体線路の部分と、それらの間にある前記記 億億の一部とを重ね合わせることにより形成される、上 記23に記載のメモリモジュール。
- 25. 前記をメモリエレメントが、前記メモリエレメントが、 たかして所定の電流密度の形の書込み信号を加えることにより、各二値データ状態を表す、低インビーグンス 状態と高インビーグンス状態との間で切り替えられることができ、前記各メモリエルメントが、少なくとも前記 低インビーグンス状態である限り、前記記憶層内に形成 されたダイオード接合 (66) を含む、上記24に記載の メモリモジュール・
- 26. 前記各メモリ回路のアドレス復号回路が、交点に おいて、前記第1および第2の層からの導体線路の重な り合う部分の間の前記記憶層を介して形成される、選択

- されたダイオード配線 (152、154) を含む、上記 2 5 に 記載のメモリモジュール。
- 27. 前記メモリモジュールが複数のモジュール層から 構成され、各モジュール層が前記複数のメモリ回路のう ちの少なくとも1つを有する、上記26に記載のメモリ モジュール。
- 28. 前配モジュール層がともに積層されてブロック (460) を形成し、前記メモリ回路の導体線路との相互 接続を行うために、前記ブロックの少なくとも1つの外 面上に電気的接点 (462) が設けられる、上記27に記 載のメモリモジュール。
- 29. 複数のモジュール層の前記アドレス復号回路への 入力がともに、外部の電気的接点に並列に結合される、 上記28に記載のメモリモジュール。
- 3 O. メモリンステムであって、上記2 8 に記載される メモリモジュール (20) と、及びデータ処理装置 (2) との和互接線のために適合したインターフェースカードが、前 起メモリモジュールに対するアドレス程度、第250 び強性しのための相様回路 (14) と、前記メモリモジュ ールを収容し、かつ分部の電気的接点でして前配时側 回路・前記メモリ国路とを相互接続するように適合され たメモリモジュールインターフェース (18) とを含む、 メモリンステム。
- 31. デジクルデータメモリシステムであって、単一の パッケージ (460) 内に形成される複数の不塚発性交点 メモリアレイ (26) を育するメモリモジュール (20) と、及びデータ処理装置 (2) との相互接続のために違 合したインターフェースカード (10) とからなり、前記 インターフェースカードが、前記メモリモジュールに対 するアドレス指定、書込みおよび誘出しのための制御回 路 (4) と、前記メモリモジュールを収容し、かつ前記 制御回路と前記メモリアンイとを相互接続するように適 合したメモリモジュールインターフェース (16) とを含 む、デジタルデータメモリシステム。

【0120】

【発明の効果】本発明により、デジタルカメラおよび他 のポータブル機器に使用できる低コストのデータ長期保 存用記憶装置が提供される。

【図面の簡単な説明】

- 【図1】本発明の一実施形態によるライトワンスメモリ システムのブロック図である。
- 【図2】 ライトワンスメモリシステムのメモリモジュールの全体的な構造を示す、ライトワンスメモリシステムの略ブロック図である。
- 【図3】本発明の一実施形態にしたがって構成されるライトワンスメモリモジュールの切開等角図である。
- 【図4】本発明の一実施形態によるライトワンスメモリ モジュール内の層の組立分解図である。
- 【図5】メモリモジュールに組み立てる前のメモリモジ

ュール層の簡略化した平面図である。

【図6】断面X-Xに沿って見た、図5のメモリモジュ ール層の断面図である。

【図7】本発明の実施形態の実施に適した交点メモリエ レメントの絵画図である。

【図8】交点メモリエレメントの単位セルの簡略化した 平面図である。

【図9】 ライトワンスメモリアレイのメモリエレメント のアドレス指定を例示するためのライトワンスメモリア

レイを示す図である。 【図10】メモリアレイアドレス指定回路の一部の概略 的な回路図である。

【図11】 置換済みのダイオードロジックアドレス指定 回路接続が概略的に示される交点メモリアレイを示す図 である。

【図12】メモリアレイのための、置換済みのダイオードロジックマルチブレックス/デマルチブレックス (mux/demux) およびセンシング回路の概略的な回路図である。

【図13】交点メモリセルアレイ、ならびに関連するア ドレス指定およびセンシング回路エレメントの概略的な レイアウト図である。

【図14】メモリモジュール層の簡略化したブロック構

成のレイアウト図である。 【図15】メモリアレイの一部およびアドレス指定/セ

ンシング回路の概略的なレイアウト図である。 【図16】本発明の一実施形態において用いるためのメ モリモジュール層構造の切開等角図である。

【図17】例示的なエンボス/リフトオフ層製作プロセ スの段階を示す図である。

への反階を示するとのる。 【図18】例示的なエンボス/リフトオフ層製作プロセ スの段階を示す図である。

【図19】例示的なエンボス/リフトオフ層製作プロセ スの段階を示す図である。

【図20】例示的なエンボス/リフトオフ層製作プロセスの段階を示す図である。

【図21】例示的なエンボス/リフトオフ層製作プロセスの段階を示す図である。

【図22】例示的なエンボス/リフトオフ層製作プロセ

スの段階を示す図である。 【図23】例示的なエンボス/リフトオフ層製作プロセ

スの段階を示す図である。 【図24】メモリ回路副層組み立てプロセスの段階を概

略的に示す図である。

【図25】メモリ回路副層組み立てプロセスの段階を概 略的に示す図である。 【図26】メモリ回路副層組み立てプロセスの段階を概

略的に示す図である。 【図27】メモリモジュール製作プロセスの概略図であ

【符号の説明】

2 データ処理装置

10 メモリカード

14 インターフェースおよび制御回路

16 内部インターフェース


20 メモリモジュール


22 メモリモジュール層


25 メモリアレイ 26 不揮発性メモリエレメント


30 mux回路


50 基板

















X = 溶断されたダイオード O = 無傷のダイオード







フロントページの続き

(72)発明者 クレイグ・パーロフ

アメリカ合衆国カリフォルニア州94402, サンマテオ, ツリートップ・レーン・46

(72) 発明者 キャロル・ウィルソン

アメリカ合衆国カリフォルニア州95130, サンノゼ,メンデンホール・ドライブ・ 1707

(72)発明者 カール・タウシグ

アメリカ合衆国カリフォルニア州94061, レッドウッド・シティ, アラメダ・デ・ ラ・パルガス・2295

Fターム(参考) 5B025 AA07 AB03 AC02 AD04 AE00 AE05 AE08